工作原理
代入主從RS觸發器的特征方程得到:
當
J=1，K=0時，Qn+1=1；
J=0，K=1時，Qn+1=0；
J=K=0時，Qn+1=Qn；
J=K=1時，Qn+1=~Qn；
由以上分析，主從JK觸發器沒有約束條件。在J=K=1時,每輸入一個時鐘脈沖，觸發器翻轉一次。觸發器的這種工作狀态稱為計數狀态，由觸發器翻轉的次數可以計算出輸入時鐘脈沖的個數。
工作特性
建立時間：是指輸入信号應先于CP信号到達的時間，用tset表示。由圖7.5.5可知,J、K信号隻要不遲于CP信号到達即可，因此有tset=0。保持時間：為保證觸發器可靠翻轉，輸入信号需要保持一定的時間。保持時間用tH表示。如果要求CP=1期間J、K的狀态保持不變，而CP=1的時間為tWH，則應滿足：tH≥tWH。
傳輸延遲時間：若将從CP下降沿開始到輸出端新狀态穩定地建立起來的這段時間定義為傳輸時間，則有：tPLH=3tpdtPHL=4tpd最高時鐘頻率：因為主從觸發器都是由
兩個同步RS觸發器組成的,所以由同步RS觸發器的動态特性可知,為保證主觸發器的可靠翻轉，CP高電平的持續時間tWH應大于3tpd。同理,為保證從觸發器能可靠地翻轉，CP低電平的持續時間tWL也應大于3tpd。因此，時鐘信号的最小周期為：Tc(min)≥6tpd最高時鐘頻率fc(max)≤1/6tpd。
如果把圖7.5.5的J、K觸發器接成T觸發器使用（即将J和K相連後接至高電平），則最高時鐘頻率還要低一些。因為從CP的下降沿開始到輸出端的新狀态穩定建立所需要的時間為tPHL≥4tpd，如果CP信号的占空比為50%，那麼CP信号的最高頻率隻能達到fc(max)=1/2tPHL=1/8tpd
集成觸發器
集成JK觸發器的産品較多，以下介紹一種比較典型的高速CMOS雙JK觸發器HC76。該觸發器内含兩個相同的JK觸發器,它們都帶有預置和清零輸入,屬于負跳沿觸發的邊沿觸發器,其邏輯符号和引腳分布如下圖7.5.6所示。其功能表如表7.5.1所示。如果在一片集成器件中有多個觸發器，通常在符号前面(或後面)加上數字，以表示不同觸發器的輸入、輸出信号，比如C1與1J、1K同屬一個觸發器。
綜上所述
對主從JK觸發器歸納為以下幾點：
1.主從JK觸發器具有置位、複位、保持（記憶）和計數功能；
2.主從JK觸發器屬于脈沖觸發方式，觸發翻轉隻在時鐘脈沖的負跳變沿發生；
3.不存在約束條件，但存在一次變化現象。
4.産生一次變化的原因是因為在CP=1期間，主觸發器一直在接收數據，但主觸發器在某些條件下（Q=0，CP=1期間J端出現正跳沿幹擾或Q=1，CP=1期間K端出現正跳沿幹擾），不能完全随輸入信号的變化而發生相應的變化，以至影響從觸發器狀态與輸入信号的不對應。
