NAND型閃存的技術特點
内存和NOR型閃存的基本存儲單元是bit，用戶可以随機訪問任何一個bit的信息。但是NOR型閃存讀寫速度更快，也有其發展的空間。特别是近年來随着物聯網、TWS耳機等下遊市場的快速發展，對NOR閃存的需求在不斷增長。而NAND型閃存的基本存儲單元是頁(Page)(可以看到，NAND型閃存的頁就類似硬盤的扇區，硬盤的一個扇區也為512字節)。每一頁的有效容量是512字節的倍數。所謂的有效容量是指用于數據存儲的部分，實際上還要加上16字節的校驗信息，因此我們可以在閃存廠商的技術資料當中看到“(512+16)Byte”的表示方式。目前2Gb以下容量的NAND型閃存絕大多數是(512+16)字節的頁面容量，2Gb以上容量的NAND型閃存則将頁容量擴大到(2048+64)字節。
NAND型閃存以塊為單位進行擦除操作。閃存的寫入操作必須在空白區域進行，如果目标區域已經有數據，必須先擦除後寫入，因此擦除操作是閃存的基本操作。一般每個塊包含32個512字節的頁，容量16KB；而大容量閃存采用2KB頁時，則每個塊包含64個頁，容量128KB。n
每顆NAND型閃存的I/O接口一般是8條，每條數據線每次傳輸(512+16)bit信息，8條就是(512+16)×8bit，也就是前面說的512字節。但較大容量的NAND型閃存也越來越多地采用16條I/O線的設計，如三星編号K9K1G16U0A的芯片就是64M×16bit的NAND型閃存，容量1Gb，基本數據單位是(256+8)×16bit，還是512字節。
尋址時，NAND型閃存通過8條I/O接口數據線傳輸地址信息包，每包傳送8位地址信息。由于閃存芯片容量比較大，一組8位地址隻夠尋址256個頁，顯然是不夠的，因此通常一次地址傳送需要分若幹組，占用若幹個時鐘周期。NAND的地址信息包括列地址(頁面中的起始操作地址)、塊地址和相應的頁面地址，傳送時分别分組，至少需要三次，占用三個周期。随着容量的增大，地址信息會更多，需要占用更多的時鐘周期傳輸，因此NAND型閃存的一個重要特點就是容量越大，尋址時間越長。而且，由于傳送地址周期比其他存儲介質長，因此NAND型閃存比其他存儲介質更不适合大量的小容量讀寫請求。
決定NAND型閃存的因素有哪些？
1．頁數量
前面已經提到，越大容量閃存的頁越多、頁越大，尋址時間越長。但這個時間的延長不是線性關系，而是一個一個的台階變化的。譬如128、256Mb的芯片需要3個周期傳送地址信号，512Mb、1Gb的需要4個周期，而2、4Gb的需要5個周期。
2．頁容量
每一頁的容量決定了一次可以傳輸的數據量，因此大容量的頁有更好的性能。前面提到大容量閃存(4Gb)提高了頁的容量，從512字節提高到2KB。頁容量的提高不但易于提高容量，更可以提高傳輸性能。我們可以舉例子說明。以三星K9K1G08U0M和K9K4G08U0M為例，前者為1Gb，512字節頁容量，随機讀(穩定)時間12μs，寫時間為200μs；後者為4Gb，2KB頁容量，随機讀(穩定)時間25μs，寫時間為300μs。假設它們工作在20MHz。
讀取性能：NAND型閃存的讀取步驟分為：發送命令和尋址信息→将數據傳向頁面寄存器(随機讀穩定時間)→數據傳出(每周期8bit，需要傳送512+16或2K+64次)。
K9K1G08U0M讀一個頁需要：5個命令、尋址周期×50ns+12μs+(512+16)×50ns=38.7μs；K9K1G08U0M實際讀傳輸率：512字節÷38.7μs=13.2MB/s；K9K4G08U0M讀一個頁需要：6個命令、尋址周期×50ns+25μs+(2K+64)×50ns=131.1μs；K9K4G08U0M實際讀傳輸率：2KB字節÷131.1μs=15.6MB/s。因此，采用2KB頁容量比512字節也容量約提高讀性能20%。
寫入性能：NAND型閃存的寫步驟分為：發送尋址信息→将數據傳向頁面寄存器→發送命令信息→數據從寄存器寫入頁面。其中命令周期也是一個，我們下面将其和尋址周期合并，但這兩個部分并非連續的。
K9K1G08U0M寫一個頁需要：5個命令、尋址周期×50ns+(512+16)×50ns+200μs=226.7μs。K9K1G08U0M實際寫傳輸率：512字節÷226.7μs=2.2MB/s。K9K4G08U0M寫一個頁需要：6個命令、尋址周期×50ns+(2K+64)×50ns+300μs=405.9μs。K9K4G08U0M實際寫傳輸率：2112字節/405.9μs=5MB/s。因此，采用2KB頁容量比512字節頁容量提高寫性能兩倍以上。
3．塊容量
塊是擦除操作的基本單位，由于每個塊的擦除時間幾乎相同(擦除操作一般需要2ms，而之前若幹周期的命令和地址信息占用的時間可以忽略不計)，塊的容量将直接決定擦除性能。大容量NAND型閃存的頁容量提高，而每個塊的頁數量也有所提高，一般4Gb芯片的塊容量為2KB×64個頁=128KB，1Gb芯片的為512字節×32個頁=16KB。可以看出，在相同時間之内，前者的擦速度為後者8倍！
4．I/O位寬
以往NAND型閃存的數據線一般為8條，不過從256Mb産品開始，就有16條數據線的産品出現了。但由于控制器等方面的原因，x16芯片實際應用的相對比較少，但将來數量上還是會呈上升趨勢的。雖然x16的芯片在傳送數據和地址信息時仍采用8位一組，占用的周期也不變，但傳送數據時就以16位為一組，帶寬增加一倍。K9K4G16U0M就是典型的64M×16芯片，它每頁仍為2KB，但結構為(1K+32)×16bit。
模仿上面的計算，我們得到如下。K9K4G16U0M讀一個頁需要：6個命令、尋址周期×50ns+25μs+(1K+32)×50ns=78.1μs。K9K4G16U0M實際讀傳輸率：2KB字節÷78.1μs=26.2MB/s。K9K4G16U0M寫一個頁需要：6個命令、尋址周期×50ns+(1K+32)×50ns+300μs=353.1μs。K9K4G16U0M實際寫傳輸率：2KB字節÷353.1μs=5.8MB/s
可以看到，相同容量的芯片，将數據線增加到16條後，讀性能提高近70%，寫性能也提高16%。
5．頻率
工作頻率的影響很容易理解。NAND型閃存的工作頻率在20～33MHz，頻率越高性能越好。前面以K9K4G08U0M為例時，我們假設頻率為20MHz，如果我們将頻率提高一倍，達到40MHz，則K9K4G08U0M讀一個頁需要：6個命令、尋址周期×25ns+25μs+(2K+64)×25ns=78μs。K9K4G08U0M實際讀傳輸率：2KB字節÷78μs=26.3MB/s。可以看到，如果K9K4G08U0M的工作頻率從20MHz提高到40MHz，讀性能可以提高近70%！當然，上面的例子隻是為了方便計算而已。在三星實際的産品線中，可工作在較高頻率下的應是K9XXG08UXM，而不是K9XXG08U0M，前者的頻率目前可達33MHz。
6．制造工藝
制造工藝可以影響晶體管的密度，也對一些操作的時間有影響。譬如前面提到的寫穩定和讀穩定時間，它們在我們的計算當中占去了時間的重要部分，尤其是寫入時。如果能夠降低這些時間，就可以進一步提高性能。90nm的制造工藝能夠改進性能嗎？答案恐怕是否！目前的實際情況是，随着存儲密度的提高，需要的讀、寫穩定時間是呈現上升趨勢的。前面的計算所舉的例子中就體現了這種趨勢，否則4Gb芯片的性能提升更加明顯。
綜合來看，大容量的NAND型閃存芯片雖然尋址、操作時間會略長，但随着頁容量的提高，有效傳輸率還是會大一些，大容量的芯片符合市場對容量、成本和性能的需求趨勢。而增加數據線和提高頻率，則是提高性能的最有效途徑，但由于命令、地址信息占用操作周期，以及一些固定操作時間(如信号穩定時間等)等工藝、物理因素的影響，它們不會帶來同比的性能提升。1Page=(2K+64)Bytes；1Block=(2K+64)B×64Pages=(128K+4K)Bytes；1Device=(2K+64)B×64Pages×4096Blocks=4224Mbits其中：A0～11對頁内進行尋址，可以被理解為“列地址”。
A12～29對頁進行尋址，可以被理解為“行地址”。為了方便，“列地址”和“行地址”分為兩組傳輸，而不是将它們直接組合起來一個大組。因此每組在最後一個周期會有若幹數據線無信息傳輸。沒有利用的數據線保持低電平。NAND型閃存所謂的“行地址”和“列地址”不是我們在DRAM、SRAM中所熟悉的定義，隻是一種相對方便的表達方式而已。為了便于理解，我們可以将上面三維的NAND型閃存芯片架構圖在垂直方向做一個剖面，在這個剖面中套用二維的“行”、“列”概念就比較直觀了。
容量識别
081G128M
082G256M
084G512M
088G1G
08AG2G
AG081G
BG084G
供應動态
日前，SandForce的新東家芯片公司LSI表示，他們正在研發一款用于超極本中SF主控SSD的新固件，而主要作用就是降低SSD的功耗，此外還能提升SSD的性能，加快啟動速度。
參數
采用3. 3V電源;
芯片内部的存儲單元陣列為(256M +8.192M) bit ×8bit,數據寄存器和緩沖存儲器均為(2k + 64) bit ×8bit ;
具有指令/地址/數據複用的I/O口;
在電源轉換過程中,其 編程和擦除指令均可暫停;
由于采用可靠的CMOS移動門技術, 使得芯片最大可實現100kB編程/擦除循環,該技術可以保證數據保存10 年而不丢失。
說明
I/O0～I/O7:數據輸入輸出口, I/O口常用于指令和地址的輸入以及數據的輸入/輸出,其中數據在
讀的過程中輸入。當芯片沒有被選中或不能輸出時, I/O口處于高阻态。
CLE:指令鎖存端,用于激活指令到指令寄存器的路徑, 并在WE上升沿且CLE 為高電平時将指令鎖存。
ALE: 地址鎖存端, 用于激活地址到内部地址 寄存器的路徑,并在WE上升沿且ALE為 高電平時,地址鎖存。
CE: 片選端, 用于控制設備的選擇。當設備忙時, CE 為高電平而被忽略, 此時設備不能回到備用狀态。
RE: 讀使能端,用于控制數據的連續輸出,并将數據送到I/ O 總線。隻有在RE的下降沿時,輸出數據才有效, 同時, 它還可以對内部數據地址進行累加。
WE: 寫使能控制端, 用于控制I/O口的指令寫入,同時,通過該端口可以在WE脈沖的上升沿将指令、地址和數據進行鎖存。
WP: 寫保護端, 通過WP 端可在電源變換中進行寫保護。當WP為低電平時,其内部高電平發生器将複位。
R/ B : 就緒/ 忙輸出, R/ B 的輸出能夠顯示設備的操作狀态。R/ B 處于低電平時,表示有編程、擦除或随機讀操作正在進行。操作完成後, R/B會自動返回高電平。由于該端是漏極開路輸出, 所以即使當芯片沒有被選中或輸出被禁止時, 它也不會處于 高阻态。
PRE:通電讀操作,用于控制通電時的自動讀操作,PRE 端接到VCC可實現通電自動讀操作。
VCC :芯片電源端。
VSS :芯片接地端。
NC:懸空。
工作狀态
1 按頁讀操作
閃存芯片的默認狀态為讀狀态。讀操作是以通過4個地址 周期将00h 地址寫到指令寄存器為開始指令,一旦該指令被鎖存,就不能在下頁中寫入讀操作了。
可以通過寫入随機數據輸出指令來從一頁中随機地輸出數據。數據地址可以從将要輸出的數據地址中通過随機輸出指令自動找到下一個地址。随機數據輸出操作可以多次使用。
2 頁編程
閃存芯片的編程是按頁進行的, 但它在單頁編程周期中支持多個部分頁編程, 而部分頁的連續字節數為2112。寫入頁編程确認指令(10h) 即可開始編程操作,但寫入指令(10h) 前還必須輸入連續數據。
連續裝載數據在寫入連續數據輸入指令(80h)後,将開始4個周期的地址輸入和數據裝載,而字卻不同于編程的數據, 它不需要裝載。 芯片支持在頁中随機輸入數據,并可根據随機數據輸入 指令(85h)自動變換地址。随機數據輸入也可以多次使用。
3 緩存編程
緩存編程是頁編程的一種, 可以由2112 字節的數據寄存器執行, 并隻在一個塊中有效。因為閃存芯片有一頁緩存, 所以當數據寄存器被編入記憶單元中時它便可以執行連續數據輸入。緩存編程隻有在未完成的編程周期結束且數據寄存器從 緩存中傳數後才能開始。通過R/B腳可以判斷内部編程是否完成。如果系統隻用R/B來監控程序的進程,那麼,最後一頁目标程序的次序則必須由當前頁編程指令來安排。
4 存儲單元複錄
該作用可以快速有效地改寫一頁中的數據而不需要訪問外部 存儲器。因為消耗在連續訪問和重新裝載上的時間被縮短, 因而系統的執行能力會提高。尤其當塊的一部分被升級而剩下的部分需要複制到新的塊中去時, 它的優勢就明顯顯示出來了。該操作是一個連續執行的讀指令, 但不用連續地到目的地址訪問和複制程序。一個原始頁地址指令為“35h" 的讀操作, 就可以把整個2112字節的數據轉移到内部數據 緩沖器中。當芯片返回就緒狀态時,帶有目的地址循環的頁複制數據輸入指令就會寫入。而該操作中的錯誤程序會由“通過/ 失敗”狀态給出。但是,如果該操作的運行時間過長,将會由于數據丢失而引起位操作錯誤,從而導緻外部錯誤“檢查/ 糾正”設備檢查失效。由于這個原因, 該操作應使用兩位錯誤糾正。
5 塊擦除
閃存芯片的擦除操作是以塊為基礎進行的。塊地址裝載将從一個塊擦除指令開始, 并在兩個循環内完成。實際上, 當地址線A12～A17 懸空時,隻有地址線A18～A28 可用。裝入擦除确認指令和塊地址即可開始擦除。該操作必須按此順序進行, 以免存儲器中的内容受到外部噪聲的影響而出現擦除錯誤。
6 讀狀态
閃存芯片内的狀态寄存器可以确認編程和擦除操作是否成功完成。在寫入指令(70h) 到指令寄存器後, 讀循環會把狀态寄存器的内容在CE或RE 的下降沿輸出到I/O。而在新的指令到達前, 指令寄存器将保持讀狀态, 因此如果狀态寄存器在一個随機讀循環中處于讀狀态, 那麼在讀循環開始前應給出一個讀指令。
