DA轉換器分類
DA轉換器的内部電路構成無太大差異，一般按輸出是電流還是電壓、能否作乘法運算等進行分類。大多數DA轉換器由電阻陣列和n個電流開關(或電壓開關)構成。按數字輸入值切換開關，産生比例于輸入的電流(或電壓)。此外，也有為了改善精度而把恒流源放入器件内部的。一般說來，由于電流開關的切換誤差小，大多采用電流開關型電路，電流開關型電路如果直接輸出生成的電流，則為電流輸出型DA轉換器。此外，電壓開關型電路為直接輸出電壓型DA轉換器。
1電壓輸出型
如TLC5620，電壓輸出型DA轉換器雖有直接從電阻陣列輸出電壓的，但一般采用内置輸出放大器以低阻抗輸出。直接輸出電壓的器件僅用于高阻抗負載，由于無輸出放大器部分的延遲，故常作為高速DA轉換器使用。
2電流輸出型
如THS5661A，電流輸出型DA轉換器很少直接利用電流輸出，大多外接電流—電壓轉換電路得到電壓輸出，後者有兩種方法：一是隻在輸出引腳上接負載電阻而進行電流—電壓轉換，二是外接運算放大器。用負載電阻進行電流—電壓轉換的方法，雖可在電流輸出引腳上出現電壓，但必須在規定的輸出電壓範圍内使用，而且由于輸出阻抗高，所以一般外接運算放大器使用。此外，大部分CMOS•DA轉換器當輸出電壓不為零時不能正确動作，所以必須外接運算放大器。當外接運算放大器進行電流電壓轉換時，則電路構成基本上與内置放大器的電壓輸出型相同，這時由于在DA轉換器的電流建立時間上加入了運算放大器的延遲，使響應變慢。此外，這種電路中運算放大器因輸出引腳的内部電容而容易起振，有時必須作相位補償。
3乘算型
如AD7533，DA轉換器中有使用恒定基準電壓的，也有在基準電壓輸入上加交流信号的，後者由于能得到數字輸入和基準電壓輸入相乘的結果而輸出，因而稱為乘算型DA轉換器。乘算型DA轉換器一般不僅可以進行乘法運算，而且可以作為使輸入信号數字化地衰減的衰減器及對輸入信号進行調制的調制器使用。
4一位DA轉換器
一位DA轉換器與前述轉換方式全然不同，它将數字值轉換為脈沖寬度調制或頻率調制的輸出，然後用數字濾波器作平均化而得到一般的電壓輸出(又稱位流方式)，用于音頻等場合。
另外，按照輸入數字信号的方式又分為串行DA轉換器和并行DA轉換器。
主要技術指标
1）分辯率(Resolution)指數字量變化一個最小量時模拟信号的變化量，定義為滿刻度與2n的比值。分辯率又稱精度，通常以數字信号的位數來表示。
2）轉換速率(Conversion•Rate)是指完成一次從模拟轉換到數字的AD轉換所需的時間的倒數。積分型AD的轉換時間是毫秒級屬低速AD，逐次比較型AD是微秒級屬中速AD，全并行/串并行型AD可達到納秒級。采樣時間則是另外一個概念，是指兩次轉換的間隔。為了保證轉換的正确完成，采樣速率(Sample•Rate)必須小于或等于轉換速率。因此有人習慣上将轉換速率在數值上等同于采樣速率也是可以接受的。常用單位是ksps和Msps，表示每秒采樣千/百萬次（kilo/Million•Samples•per•Second）。
3）量化誤差(Quantizing•Error)由于AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉移特性曲線與無限分辯率AD（理想AD）的轉移特性曲線（直線）之間的最大偏差。通常是1個或半個最小數字量的模拟變化量，表示為1LSB、1/2LSB。
4）偏移誤差(Offset•Error)輸入信号為零時輸出信号不為零的值，可外接電位器調至最小。
5）滿刻度誤差(Full•Scale•Error)滿度輸出時對應的輸入信号與理想輸入信号值之差。
6）線性度(Linearity)實際轉換器的轉移函數與理想直線的最大偏移，不包括以上三種誤差。
其他指标還有：絕對精度(Absolute•Accuracy)，相對精度(Relative•Accuracy)，微分非線性，單調性和無錯碼，總諧波失真（Total•Harmonic•Distotortion縮寫THD）和積分非線性。
模數變換方法
軟件無線電對模數變換的技術要求包括以下幾個方面：
（1）采樣方法應滿足采樣定理，适當加入抗混叠濾波器；
（2）寬帶化，如在中頻對模拟信号進行數字化，信号帶寬通常在十幾到幾十兆赫茲；
（3）保持較高的信号動态範圍；
（4）高采樣率，應盡量在中頻或射頻工作，以盡可能保證整機的軟件化處理；
（5）減少量化噪聲。
模數變換主要是對模拟信号進行采樣，然後量化編碼為二進制數字信号；數模變換是模數變換的逆過程，主要是将當前數字信号重建為模拟信号。下面主要介紹采樣和重建的方法。
1．低通采樣
2．内插公式
3．帶通采樣
4．過采樣
轉換器的參數
1．采樣速率和分辨率
對于ADC而言，采樣速率和分辨率是兩個非常重要的指标參數。其中，采樣速率表示模拟信号轉換為數字信号的速率，與ADC器件的制造技術有關，取決于ADC中比較器所能提供的判斷能力。分辨率表示模拟信号轉換為數字信号後的比特數。
一般而言，采樣速率和分辨率是互相制約的關系。采樣速率每提高一倍，分辨率大約損失1bit。這主要是由于采樣時刻的抖動，即孔徑抖動或稱為孔徑不定性。
2．信噪比
ADC的信噪比（SNR）反映了量化過程中産生的無噪聲信号部分的均方根值和量化噪聲的均方根值的比值。
3．有效轉換位數
對于實際的A/D變換系統，由于存在着電噪聲、外界幹擾和模拟電路的非線性畸變等因素的影響，僅以理想的分辨率來度量系統性能是不夠的。
4．無失真動态範圍
無失真動态範圍（SFDR，Spurious-FreeDynamicRange）表示ADC在強信号幹擾下檢測微弱信号的能力，在有的書中也被稱為無雜散動态範圍或無寄生動态範圍。SFDR可以按兩種方式進行定義：
（1）定義為滿量程（FS）信号的均方根值與輸出信号中最大寄生信号的均方根值的比值，用dBFS表示；
（2）定義為輸入信号幅度的均方根值與輸出信号中最大寄生信号的均方根值的比值，表示為dBc。
在理想情況下，SFDR的最大值出現在滿幅度輸入的情況下。在實際情況中，SFDR的最大值比滿幅度輸入至少低幾個dB，這是由于在輸入信号幅度接近滿幅度時ADC的非線性及失真現象将更加嚴重。因此，在實際中，應避免使ADC輸入信号幅度接近滿幅度。
5．孔徑誤差
在理想情況下，采樣過程是瞬間完成的。然而，對于實際的A/D變換過程，從發出采樣命令到實際開始采樣需要一定的時間，即實際采樣點與理想采樣點之間存在着一定的時間延遲，稱為孔徑時間（ApertureTime）。對于一個動态模拟信号，在ADC接通的孔徑時間裡，輸入的模拟信号值是不确定的，從而引起輸出的不确定誤差，這就是所謂的孔徑誤差。孔徑誤差會導緻ADC采樣精度和信噪比的下降，且與被采樣信号的頻率f成正比。
6．非線性誤差
非線性誤差是轉換器的重要精度指标，表示了ADC實際轉換值與理論轉換值之間的差别。非線性誤差主要包括兩類：差分非線性（DNL，DifferentialNon-Linearity）誤差和積分非線性（INL，IntegralNon-Linearity）誤差。
差分非線性誤差（DNL）是指ADC實際的量化電平與理論的量化電平之間的差異，這主要由于A/D本身的電路結構和制造工藝等原因，引起在量程中某些點的量化電壓和标準的量化電壓不一緻而造成的。DNL引起的失真分量與輸入信号的幅度和非線性出現的位置有關，通常用和理想電平相差的百分比來表示。
積分非線性誤差（INL）是指ADC實際轉換特性函數曲線與理想轉換特性直線之間的最大偏差，主要是由于A/D模拟前端、采樣保持器及ADC的傳遞函數的非線性所造成的。理想轉換特性直線可以利用最小均方算法得到，而INL引起的各階失真分量的幅度随輸入信号的幅度變化。如果輸入信号每增加1dB，則二階交調失真分量增加2dB，三階交調失真分量增加3dB。
7．互調失真
當兩個正弦信号、同時輸入ADC時，由于器件的非線性，其輸出頻譜除了含有這兩個頻率的分量之外，還将産生許多失真産物，由此所造成的失真稱為互調失真（IMD，InterModulationDistortion），其中m+n的數值表示失真的階數。在所有的互調失真中，二階和三階的互調産物最為重要。前者容易通過數字濾波器濾除，而後者由于與、離得很近而很難濾除。
一般采用二階截獲點和三階截獲點來度量互調失真。然而，對于ADC，由于其限幅的特性，二階截獲點和三階截獲點并不适用，因此在ADC中也并沒有指定。在這種情況下，雙音SFDR是最适合度量ADC失真程度的指标。
8．諧波失真
由于ADC非線性的影響，其輸出的頻譜中出現許多輸入信号的高次諧波，這些高次諧波分量稱為諧波失真分量，由此所造成的失真稱為諧波失真（THD，TotalHarmonicDistortion）。諧波失真和互調失真是兩個不同的概念，前者是對原信号波形的扭曲，即使是單一頻率信号通過ADC也會産生這種現象，而後者卻是不同頻率之間的互相幹擾和影響。
度量ADC的諧波失真的方法很多，通常可利用離散傅裡葉變換（DFT）測出各次諧波分量的大小。
全功率輸入帶寬（FullPowerAnalogInputBandwidth）是指當ADC輸出信号幅度低于最大輸出電平3dB時的輸入信号頻率範圍。一般采樣速率越高，全功率輸入帶寬就越寬。對于ADC而言，被采樣信号的帶寬必須在全功率輸入帶寬之内，否則在模拟輸入帶寬之外的頻率成分因衰減過多而無法正确地反映原始信号。
通用模數/數模轉換結構
軟件無線電中通常采用的ADC和DAC的結構包括以下4種類型：
（1）并行結構，包括Flash-ADC和串狀DAC；
（2）分段結構，包括折疊内插ADC和“分段”梯形DAC；
（3）叠代結構，包括分區ADC、流水線型ADC、逐次逼近型ADC；
（4）Σ-△結構，包括Σ-△ADC和DAC。
下面以ADC為例對以上幾種結構進行介紹。
1．并行結構
并行結構的數據轉換器的基本思想是：同時比較待轉換的信号電平與所有級别的量化電平之間的關系，在模拟信号和數字信号之間相互轉換。并行結構所對應的A/D和D/A轉換器件分别為Flash-ADC和串狀DAC。
Flash-ADC内含一列并聯比較器，一列由電阻分壓器産生的電平作為相應的比較器的基準電壓。被轉換的模拟電壓信号同時加到全部比較器上，各比較器的輸出經編碼後作為ADC的輸出，如圖2.12所示。
一個分辨率為N（bit）的Flash-ADC含有2N個精密電阻，2N−1個高速比較器；分辨率每增加1bit，需要增加2N個精密電阻和2N個高速比較器，這會大大增加集成的複雜度和器件功耗。因此一般Flash-ADC的分辨率無法達到很高。
串狀DAC是實現Flash-ADC的逆操作，因使用電阻串來構造參考電壓而得名，在有的書中也被稱為開爾文分配器。串狀DAC依靠待轉換數據來控制一組開關，以産生合适的電流通過精密電阻，從而産生合适的模拟信号電壓。
并行結構隻需要一級模拟電路，因此具有設計簡單，轉換時間短，速度快的優點，在所有可能的結構中提供最快的數據轉換。在分辨率要求較低的情況下，Flash-ADC和串狀DAC兩種結構都容易采用超大規模集成電路（VLSI）進行設計。然而，由于比較器（或開關）和精密電阻的數量随着轉換器的分辨率呈指數增長，Flash-ADC和串狀DAC的芯片面積和功耗也随之呈指數增長。
2．分段結構
分段結構的數據轉換器的思想是把輸入信号分成MSB和LSB兩個分量，之後兩個分量通過各自所對應的數據轉換器進行處理，最後将處理的結果組合起來形成輸出信号。其中MSB分量反映了輸入信号相對較大的幅度增量，而LSB反映了在MSB上所疊加的較小的幅度變化。對于數字信号而言，MSB代表了高位比特，而LSB代表了低位比特。
而軟件無線電所生成的數字信号也需要變換成模拟信号才能進行射頻放大輸出。這一切都是通過A/D轉換器（ADC）和D/A轉換器（DAC）來實現的。
與傳統無線電不同，軟件無線電要求盡可能地以數字形式處理無線信号，因此必須将A/D和D/A轉換器盡可能地向天線端推移，這就對A/D和D/A轉換器的性能提出了更高的要求。主要體現在兩個方面。
（1）采樣速率。依據采樣定理，A/D轉換器的抽樣頻率應大于（為被采樣信号的帶寬）。在實際中，由于A/D轉換器件的非線性、量化噪聲、失真及接收機噪聲等因素的影響，一般選取。
（2）分辨率。采樣值的位數的選取需要滿足一定的動态範圍及數字部分處理精度的要求，一般分辨率80dB的動态範圍要求下不能低于12位。
本節首先介紹模數/數模變換的原理及關鍵技術，接着給出模數/數模轉換器的一些關鍵參數，最後讨論幾種通用的模數/數模轉換器的結構。
