Quartus

Quartus

Altera公司開發軟件
Quartus II design 是最高級和複雜的,用于system-on-a-programmable-chip (SOPC)的設計環境。 Quartus II design 提供完善的 timing closure 和 LogicLock™ 基于塊的設計流程。Quartus II design是唯一一個包括以timing closure 和 基于塊的設計流為基本特征的programmable logic device (PLD)的軟件。 Quartus II 設計軟件改進了性能、提升了功能性、解決了潛在的設計延遲等,在工業領域率先提供FPGA與mask-programmed devices開發的統一工作流程。
    軟件名稱: 軟件平台: 軟件語言: 開發商: 軟件授權: 軟件版本: 軟件大小: 中文名:Quartus 性質:設計環境 改進:性能、提升了功能性 相關:第四代PLD開發平台

簡介

Altera Quartus II 作為一種可編程邏輯的設計環境, 由于其強大的設計能力和直觀易用的接口,越來越受到 數字系統設計者的歡迎。當前官方提供下載的最新版本是v13.0。

Altera Quartus II (3.0和更高版本)設計 軟件是業界唯一提供FPGA和固定功能HardCopy器件統一設計流程的設計工具。工程師使用同樣的低價位工具對 Stratix FPGA進行功能驗證和 原型設計,又可以設計HardCopy Stratix器件用于批量成品。系統設計者現在能夠用Quartus II 軟件評估HardCopy Stratix器件的性能和功耗,相應地進行最大吞吐量設計。

Altera的Quartus II可編程邏輯 軟件屬于第四代PLD開發平台。該平台支持一個 工作組環境下的設計要求,其中包括支持基于Internet的協作設計。Quartus平台與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應商的開發工具相兼容。改進了 軟件的LogicLock 模塊設計功能,增添 了FastFit編譯選項,推進了網絡編輯性能,而且提升了調試能力。

Quartus II 15.0是Altera公司帶來的專業的PLD/FPGA開發軟件,該版本不僅增加了Spectra-Q引擎,針對Arria10以及未來的器件進行了優化,FPGA 設計效能實現了突破。還帶了新的算法更新了TimeQuest時序分析器,時序分析速度提高了2倍,新的Spectra-Q引擎,進一步提高了下一代可編程器件的設計效能,并且利用新一代的設計空間管理器(DSE)針對用戶界面更新了流程,通過工具指導用戶的使用。

Quartus II 15.0不僅僅是增加了一些10系列的器件庫,還基于最新标準的擴展IP内核,增加了一批免費的IP,提高設計效能。特别是對做信号處理類的用戶,增加了一批免費的浮點IP,例如cordic、三角函數等等,另外還增加了一批“大學計劃”庫和初學者的免費IP庫,例如SPI、USB、RS232、SD卡讀寫器、PS2、音頻、點陣液晶屏等等,對于高手以外的中手和入門級的低手來說,很有升級價值!

性能特點

支持MAX7000/MAX3000等乘積項器件

2.0版Quartus II設計 軟件現在除了支持Altera的APEX 20KE,APEX 20KC, APEX II,ARM的Excalibur嵌入處理器方案,Mercury,FLEX10KE和ACEX1K之外,還支持MAX3000A,MAX7000系列乘積項器件。MAX3000A和MAX7000設計者現在可 以使用QuartusII設計 軟件中才有的所有強大的功能。

軟件體積縮小,運行速度加快

QuartusII2.0安裝 軟件為290M,完全安裝為700M,如果定制安裝,不選擇Excalibur嵌入處理器,則安裝所需空間為 460M,比QuartusII1.1版本減少一半以上的空間要求,卻能支持ALTERA全部芯片的開發。同時 軟件的裝載,編譯,仿真速度比1.1版本大 大加快。

LogicLock設計流程把性能提升15%

QuartusII2.0 設計 軟件通過增強層次LogicLock模塊級設計方式,将性能平均改善15%。 LogicLock設計流程把整個模塊的放置交由設計者控制,如果必要的話,可以采用 輔助平面布置。LogicLock設計流程運行設計者單獨地優化和鎖定每個模塊的性能,在大型SOPC設計的構建過程中也保持整個系統的性能。2.0版Quartus II設計 軟件把新的LogicLock設計流程算法集成到未來的Altera器 件中,該算法充分利用了模塊級設計的優勢。

采用快速适配選項縮短編譯時間

QuartusII2.0增加了一個新的快速适配編譯選項,選擇中這個選項,将會比缺省設置要縮短50%的 編譯時間。快速适配功能保留了 最佳性能的設置,加快了編譯過程。這樣布局适配算法反複的次數更少,編譯速度更快,對設計性能的影響最小。

新的功能減小了系統級驗證

2.0版Quartus II設計 軟件引入了新的功能,加快驗證過程,這通常是SOPC設計流程中最漫長的階段。在最初的 編譯時間中,新的 SignalProbe技術允許用 戶在保留設計最初布線,時限和設計文件的同時把内部節點引到未用的管腳進行分析。SignalProbe技術完成了現有SignalTap嵌入邏輯分析的功能。 而且,設計者能夠使用新版本中提供的HDL測試模闆快速地開發HDL仿真矢量。

2.0版 Quartus II設計 軟件也可以自動地從QuartusII仿真器 波形文件中創建完整的HDL測試平台。

2.0版Quartus II設計 軟件也支持高速I/O設計,生成專用I/O緩沖信息規範(IBIS)模型導入到常用的EDA信号集成工具中。 IBIS模型根據設計中每個管腳的I/O标準設置來定制,簡化第三方工具的分析。

5.0版以上支持 雙核CPU的嵌入。

Altera 公司每出一個新版本都會縮短其編譯速度。因為它的編譯速度實在是很慢。

内核,就是指 軟核(可以由使用者根據自己的需要定制相應的功能)可以用 NIOS II實現。

上一篇:SOSO地圖

下一篇:QQ會員

相關詞條

相關搜索

其它詞條