简介
VITAL标准包括下面几个部分 :时序程序包 VITAL- Timing;基本元件包 VITAL-Primitives;引进延时的机制 ;模型建立的规范文档 .时序程序包和基本元件都与 Std-Logic- 1164包一起放在 IEEE库 ( library IEEE)中VITAL的技术特点如下
特征
(1)灵活的功能指定 :提供多种基本元件 ,提供描述真值表和状态表的方法 .( 2)精确的时延指定 :时延可按端对端描述 ,可以依信号状态不同而指定不同的时延 .( 3)支持精确的时序检查功能 :提供建立时间与保持时间约束的检查 (包括负时序约束检查 )、最小脉冲宽度及周期检查和事件冲突检查功能 ;或指定不检查 .( 4)提供两级模型描述规范 ,以利于在工具内部实现和优化 ,提高模拟效率 .( 5)与已有工业标准为基础 :VHDL语言 IEEE std1076-1987与 std1076-1993;MVL标准 9值逻辑系统 Std- Logic- 1164( IEEE std1164-1993) ;Verilog的标准延时格式 OVI SDF v2.1.
